NOR-NOR PLA(Programmable logic array)

PLA(좌)와 PLD(우)

 PLA는 programmable logic array를 의미합니다. PLA는 좌측의 programmable AND gate plane과 우측의 programmable OR gate plane으로 구성되어, 프로그래머블하다는 특징을 갖습니다. 따라서 논리최소화 과정을 거칠 수 있죠. 

 PAL은 programmable AND gate plane과 fixed OR gate plane으로 구성된 PLD(programmable Logic Device)입니다.
논리 최소화는 힘들지만, 설계가 간단해서, 많이 사용하곤 합니다. 곱의 합 형태로 나타내면 됩니다. OR gate plane이 fixed 되었다는 차이점을 가집니다.

위에서 살펴본 PLA와 PAL는 모두 AND와 OR 게이트로 구성되었다는 것을 확인할 수 있습니다.  이런 프로그래머블 로직 디바이스(PLD)는 모두 AND와 OR 게이트로 구성되어야 하는 걸까요? 오늘은 NOR 게이트로 구성된 NOR-NOR PLA를 직접 설계하여 보겠습니다.

---

1단계) 먼저 임의의 진리식에 따른 PLA와 PAL을 설계해봅니다. f1= bd + a'c'd' +ab'c' 과 f2=a'c'd'이라는 두 진리식에 대응되는  PLA와 PAL을 각각 설계해보겠습니다.

PLA(좌) 그리고 PAL(우)

2단계) NOR-NOR PLA의 경우, 합의 부정 꼴로 나타나야 하므로 카르노맵으로 수정을 진행합니다.

f1과 f2에 대한 진리식 변형

3단계) 위에서 구한 진리식을 바탕으로 NOR-NOR PLA를 나타냅니다.

---

짜잔~! AND-OR과 동일한 역할을 수행하는, NOR-NOR PLA 설계완료!!!! 직접 설계를 진행하며, NOR-NOR PLA도 충분히 설계가 가능하다는 것을 확인할 수 있습니다!

동일한 기능을 수행하는 AND-OR PLA(좌) NOR-NOR PLA(우)