제너럴공국

PLA는 programmable logic array를 의미합니다. PLA는 좌측의 programmable AND gate plane과 우측의 programmable OR gate plane으로 구성되어, 프로그래머블하다는 특징을 갖습니다. 따라서 논리최소화 과정을 거칠 수 있죠. PAL은 programmable AND gate plane과 fixed OR gate plane으로 구성된 PLD(programmable Logic Device)입니다. 논리 최소화는 힘들지만, 설계가 간단해서, 많이 사용하곤 합니다. 곱의 합 형태로 나타내면 됩니다. OR gate plane이 fixed 되었다는 차이점을 가집니다. 위에서 살펴본 PLA와 PAL는 모두 AND와 OR 게이트로 구성되었다는 것을 확인할 수 있습..

기술매핑(Technology mapping)은 논리회로설계에서 비용을 절약하기 위해 사용됩니다. 오늘은 직접 Pspice 시뮬레이션을 통해, 기술매핑을 이용하면 비용이 절감되는지 확인해볼겁니다! 오늘은 이미 라이브러리화 되어있는 기술매핑 중 하나인 "OAI21(OR + NAND)"에 대해 확인해보겠습니다. "Impact of Complex Logic Cell Layout on the Single-Event Transient Sensitivity," 논문에서 “OAI21”의 구성을 얻어 이 구성대로 시뮬레이션을 진행하였습니다. OAI21과 OR+NAND 게이트의 조합은 모두 아래와 같은 진리표에 따라 동작합니다. #Pspice for Ti 2020 사용했습니다. 1단계) OAI21으로 시뮬레이션 OAI21..

CMOS는 많은 논리게이트의 기본소자로서 사용됩니다. Complementary Metal-Oxide Semiconductor(상보적 금속-산화물 반도체)라고 불리는 이 소자는 PMOS와 NMOS의 조합으로 이루어집니다. 오늘은 CMOS가 PMOS와 NMOS보다 스위칭 회로로서 많이 사용되는 이유를 직접 시뮬레이션을 통해 확인해보겠습니다. #Capture CIS Lite 사용했습니다. 1단계) 먼저 PMOS와 NMOS의 스위칭동작을 확인해보겠습니다. 먼저 NMOS를 살펴보겠습니다. 아래와 같이 Pspice를 통해 시뮬레이션하였습니다. Gate 단의 전압을 0V에서 5V까지, 0.1V 단위로 DC SWEEP하여 게이트 전압에 따른, Drain에서의 전압을 확인하였습니다. 그 결과 아래 붉은 원 지점에서 볼 ..

Chapter2. Waveguide Theory - 도파관 이론 1. wave number : $ k = w\sqrt{\mu \epsilon} = \frac{w}{c} = \frac{2\pi}{\lambda} $ 2. propagation constant : $ \gamma = jk = \alpha + j\beta $ 3. phase velocity : $ v_{p} = \frac{w}{k} = \lambda f $ Chapter3. Theory of transmission lines 1. Reflection Coefficient : $ \Gamma = \frac{z_{L} - z_{O}}{z_{L}+z_{O}} $ 2. $ z(z) = z_{0} \frac{z_{L}-z_{O}tanh(\gamma z)..